您所在的位置:首页 > 其他 > 设计应用 > 多通道低相噪同步频率源设计
多通道低相噪同步频率源设计
2021年电子技术应用第3期
胥 伟,潘明海,张艳睛
南京航空航天大学 电子信息工程学院,江苏 南京211106
摘要: 针对数字射频存储器(Digital Radio Frequency Memory,DRFM)系统在进行对外部输入信号采集时,对高稳频率源需求问题,提出了一种基于两级锁相环的多通道低相噪同步频率源设计方法,实现了6路在2.26~2 600 MHz范围内任意频率信号输出。通过线性叠加的方法,理论分析了锁相环中相位噪声的模型,并根据相位噪声的来源进行优化设计。最后对频率源电路杂散和相位噪声进行测试,测试结果表明该频率源电路输出1.25 GHz频率时的杂散抑制优于-60 dBc,相位噪声抑制优于-104.91 dBc/Hz@500kHz。
中图分类号: TN95
文献标识码: A
DOI:10.16157/j.issn.0258-7998.200921
中文引用格式: 胥伟,潘明海,张艳睛. 多通道低相噪同步频率源设计[J].电子技术应用,2021,47(3):97-101,114.
英文引用格式: Xu Wei,Pan Minghai,Zhang Yanjing. Design of multi-channel low phase noise synchronous frequency source[J]. Application of Electronic Technique,2021,47(3):97-101,114.
Design of multi-channel low phase noise synchronous frequency source
Xu Wei,Pan Minghai,Zhang Yanjing
School of Electronic Information Engineering,Nanjing University of Aeronautics and Astronautics,Nanjing 211106,China
Abstract: In order to meet the requirement of high stability frequency source when DRFM(Digital Radio Frequency Memory) system collects external input signals, a design method of multi-channel, low phase noise synchronous frequency source based on two-stage PLL is proposed in this paper. Six channels of arbitrary frequency signal output in the range of 2.26~2 600 MHz are realized. Through the method of linear superposition, the phase noise model of PLL is analyzed theoretically, and the optimal design is carried out according to the source of phase noise. Finally, the spurious and phase noise of the frequency source circuit are tested. The test results show that the spurious suppression is better than -60 dBc and the phase noise suppression is better than-104.91 dBc/Hz@500kHz when the frequency source circuit outputs 1.25 GHz frequency.
Key words : frequency source;phase locked loop;phase noise;spurious

0 引言

    DRFM系统在产生雷达欺骗干扰回波时,需要一个高稳定度的频率源信号用于对外部输入信号的采集与重构。作为DRFM系统关键技术之一,频率源一旦出现偏差,整个系统将无法正常工作。当前,最主要的频率源产生技术包括直接数字合成[1-2]以及锁相环频率合成[3-4],直接数字合成技术一般结构相对复杂,且很容易输出较高的杂散[5],而锁相环技术相对已比较成熟,且在设计时会考虑加入环路滤波器,因此能有效地过滤相位噪声。此外,锁相环技术频率源电路的结构较为简单,且能输出低相噪,高稳定度的频率信号[6]。本文将采用锁相环频率合成技术进行设计。




本文详细内容请下载:http://www.azcal.org/resource/share/2000003446




作者信息:

胥  伟,潘明海,张艳睛

(南京航空航天大学 电子信息工程学院,江苏 南京211106)

此内容为AET网站原创,未经授权禁止转载。
Baidu